Intelligent LK랩 자료실
📂 전체 목록
/
LD_CATEGORY(FPGA계열)
/
Cyclone IV FPGAs Evaluation(이벨류에이션) 보드
/
예제소스
/
VerilogHDL
/
SR04
/
simulation
/
modelsim
⤴ 상위 폴더로 이동
뒤로
📁 gate_work
열기
📄 modelsim.ini
다운로드
📄 msim_transcript
다운로드
📁 rtl_work
열기
📄 test.sft
다운로드
📄 test.vo
다운로드
📄 test_8_1200mv_0c_slow.vo
다운로드
📄 test_8_1200mv_0c_v_slow.sdo
다운로드
📄 test_8_1200mv_85c_slow.vo
다운로드
📄 test_8_1200mv_85c_v_slow.sdo
다운로드
📄 test_min_1200mv_0c_fast.vo
다운로드
📄 test_min_1200mv_0c_v_fast.sdo
다운로드
📄 test_modelsim.xrf
다운로드
📄 test_run_msim_gate_verilog.do
다운로드
📄 test_run_msim_gate_verilog.do.bak
다운로드
📄 test_run_msim_gate_verilog.do.bak1
다운로드
📄 test_run_msim_gate_verilog.do.bak2
다운로드
📄 test_run_msim_gate_verilog.do.bak3
다운로드
📄 test_run_msim_gate_verilog.do.bak4
다운로드
📄 test_run_msim_gate_verilog.do.bak5
다운로드
📄 test_run_msim_gate_verilog.do.bak6
다운로드
📄 test_run_msim_gate_verilog.do.bak7
다운로드
📄 test_run_msim_gate_verilog.do.bak8
다운로드
📄 test_run_msim_gate_verilog.do.bak9
다운로드
📄 test_run_msim_gate_verilog.do.bak10
다운로드
📄 test_run_msim_gate_verilog.do.bak11
다운로드
📄 test_run_msim_rtl_verilog.do
다운로드
📄 test_run_msim_rtl_verilog.do.bak
다운로드
📄 test_run_msim_rtl_verilog.do.bak1
다운로드
📄 test_v.sdo
다운로드